PB-FREE SOLDER CONNECTION STRUCTURE AND ELECTRONIC EQUIPMENT

Patent number: JP2002151838
Publication date: 2002-05-24

Inventor: SHIMOKAWA HIDEYOSHI; SOGA TASAO; OKUDAIRA HIROAKI; ISHIDA TOSHIHARU;

NAKATSUKA TETSUYA; INABA KICHIJI; NISHIMURA ASAO

Applicant: HITACHI LTD

Classification:

- international: H05K3/34; B23K35/26; C23C30/00; C25D7/12

- european:


Application number: JP20010252274 19971216

Priority number(s):

Abstract of JP2002151838

PROBLEM TO BE SOLVED: To provide a Pb-free solder connection structure that has proper connection strength, a stable interface with time, and can secure whisker-resistance properties or the like, and to provide electronic equipment.

SOLUTION: Sn-Ag-Bi-based solder that is a likely candidate as Pb solder is connected to an electrode, whose surface has an Sn-Bi-based layer. Bi concentration in the Sn-Bi layer should preferably be 1-2 wt.% for improved wetting properties. Furthermore, when highly reliable joint is required, by providing a Cu layer under the Sn-Bi layer, a connection section having sufficient interface strength is obtained.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-151838 (P2002-151838A)

(43)公開日 平成14年5月24日(2002.5.24)

(51) Int.Cl. ⁷	觀別記号	FI	テーマコード(参考)	
H 0 5 K 3/34	5 1 2	H05K 3/34	512C 4K024	
B 2 3 K 35/26	3 1 0	B 2 3 K 35/26	310A 4K044	
C 2 3 C 30/00		C 2 3 C 30/00	B 5E319	
C 2 5 D 7/12		C 2 5 D 7/12		
	-	審査請求有	請求項の数14 OL (全 14 頁)	
(21)出願番号 (62)分割の表示 (22)出願日	特願2001-252274(P2001-252274) 特願平9-346811の分割 平成9年12月16日(1997.12.16)	株式東京	05108 会社日立製作所 都千代田区神田駿河台四丁目 6 番地 英惠	
		神奈	神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内	
		(72)発明者 曽我	太佐男	
		神奈	川県横浜市戸塚区吉田町292番地 株	
		式会社	杜日立製作所生產技術研究所内	
		(74)代理人 10007	75096	

最終頁に続く

(54) 【発明の名称】 Pbフリーはんだ接続構造体および電子機器


(57) 【要約】

【課題】十分な接続強度を有し、且つ経時的にも安定な , 界面が得られ、また十分なぬれ性、耐ウィスカー性等も 確保できるようにした P b フリーはんだ接続構造体およ び電子機器を提供することにある。

【解決手段】本発明は、Pbフリーはんだとして有力な Sn-Ag-Bi系はんだを、表面にSn-Bi系層を 施した電極と接続したことを特徴とする。このSn-B i層中のBi濃度は、十分なぬれ性を得るために1~2 O重量%であることが望ましい。更に高信頼性の継ぎ手 が要求される場合には、Sn-Bi層の下にCu層を施 すことによって、十分な界面強度を有する接続部を得 る。



弁理士 作田 康夫



【特許請求の範囲】

【請求項1】基板と、表面層となるSn-約(1~20)重量%Bi系層をCu系リード上に直接形成した半導体装置とが、鉛フリーはんだ材料を用いて接続されたことを特徴とする電子機器。

【請求項2】基板と、他のめっき層を介在させずに表面層となるSn-約(1~20)重量%Bi系のめっき層をCu系リード上に形成した半導体装置とが、鉛フリーはんだ材料を用いて接続されたことを特徴とする電子機器。

【請求項3】基板と、表面層となるSn-約(1~20)重量%Bi系層をFe-Ni系合金リード上に直接形成した半導体装置とが、鉛フリーはんだ材料を用いて接続されたことを特徴とする電子機器。

【請求項4】基板と、他のめっき層を介在させずに表面層となるSn-約(1~20)重量%Bi系のめっき層をFe-Ni系合金リード上に形成した半導体装置とが、鉛フリーはんだ材料を用いて接続されたことを特徴とする電子機器。

【請求項5】請求項1から4のいずれか1項に記載の電子機器であって、前記鉛フリーはんだ材料はBiを有することを特徴とする電子機器。

【請求項6】請求項5に記載の電子機器であって、前記 Biを有する鉛フリーはんだ材料がSn-Ag-Bi系 のフリーはんだ材料であることを特徴とする電子機器。

【請求項7】請求項1から6のいずれか1項に記載の電子機器であって、前記半導体装置がTSOPタイプの半導体装置であることを特徴とする電子機器。

【請求項8】基板と、表面層となるSnー約(1~2 0)重量%Bi系層をFe一Ni系合金リード上に直接 形成した半導体装置とを、鉛フリーはんだ材料を用いて はんだ接続することを特徴とする電子機器の製造方法。

【請求項9】基板と、他のめっき層を介在させずに表面層となるSn-約(1~20)重量%Bi系のめっき層をFe-Ni系合金リード上に形成した半導体装置とを、鉛フリーはんだ材料を用いてはんだ接続することを特徴とする電子機器の製造方法。

【請求項10】基板と、表面層となるSn-約(1~20) 重量%Bi系層をFe-Ni系合金リード上に直接形成した半導体装置とを、鉛フリーはんだ材料を用いてはんだ接続することを特徴とする電子機器の製造方法。

【請求項11】基板と、他のめっき層を介在させずに表面層となるSn-約(1~20)重量%Bi系のめっき層をFe-Ni系合金リード上に形成した半導体装置とを、鉛フリーはんだ材料を用いてはんだ接続することを特徴とする電子機器の製造方法。

【請求項12】請求項8から11のいずれか1項に記録の電子機器の製造方法であって、前記鉛フリーはんだ材料はBiを有することを特徴とする電子機器の製造方法。

【請求項13】請求項12に記載の電子機器の製造方法であって、前記Biを有する鉛フリーはんだ材料がSn-Ag-Bi系のフリーはんだ材料であることを特徴と

する電子機器の製造方法。 【請求項14】請求項8から13のいずれか1項に記載 の電子機器の製造方法であって、前記半導体装置がTS

OPタイプの半導体装置であることを特徴とする電子機 器の製造方法。

【発明の詳細な説明】 10 【0001】

【発明の属する技術分野】本発明は、リードフレーム等の電極に対して毒性の少ないPbフリーはんだ合金を用いて適するように接続するPbフリーはんだ接続構造体およびこれを用いた電子機器に関するものである。

[0002]

【従来の技術】従来、有機基板等の回路基板にLSI等の電子部品を接続して電子回路基板を製造するには、Sn-Pb共晶はんだ、及びこのSn-Pb共晶はんだ近傍で、融点も類似なSn-Pbはんだ、或いは、これらに少量のBiやAgを添加したはんだ合金が用いられている。これらのはんだには、Pbが約40重量%含まれている。いずれのこれらのはんだ合金も、融点はほぼ183℃であり、220~240℃でのはんだ付けが可能である。また、はんだ付けされるQFP(Quad Flat Package)-LSI等の電子部品の電極は、Fe-Ni系合金である42アロイ表面に90重量%Sn-10重量%Pb(以下Sn-10Pbと略す)層をめっき等で施した電極が一般的に用いられている。これは、はんだぬれ性が良好であり、且つ保存性が良く、ウィスカーの発生の問題がないためである。

[0003]

【発明が解決しようとする課題】しかし、上記のSn-Pb系はんだ中に含まれているPbは人体に有毒な重金 属であり、Pbを含む製品を廃棄することによる地球環 境の汚染、生物への悪影響が問題となっている。この電 気製品による地球環境の汚染は、野ざらしに放置された Pbを含む電気製品から、雨等によってPbが溶出する ことによって起こる。Pbの溶出は、最近の酸性雨によ って加速される傾向にある。従って、環境汚染を低減す るためには、大量に使用されている上記のSn-Pb共 晶系はんだの代替としてPbを含まない低毒性のPbフ リーはんだ材料、及び部品電極上で使用されているSn -10Pb層の代替材料としてPbを含まない部品電極 構造が必要である。Pbフリーはんだ材料としては低毒 性、材料供給性、コスト、ぬれ性、機械的性質、接続信 頼性等と観点からSn-Ag-B i 系はんだが有力候補 となっている。また、はんだ付けにおいては、通常、2 20~240℃付近に加熱し、部品、基板の電極とはん だとの間に化合物を生成させることによって、接続を行 50 っている。従って、形成される界面は、はんだ材料と部

品側の電極材料の組み合わせによって異なるため、安定 な接続界面を得るためには、そのはんだに適する電極材 料が必要である。

【0004】本発明の目的は、リードフレーム等の電極 に対して毒性の少ないSn-Ag-Bi系のPbフリー はんだ合金を用いて十分な接続強度を有し、且つ安定な 接続界面が得られるようにしたPbフリーはんだ接続構 造体を提供することにある。また、本発明の他の目的 は、毒性の少ないSn-Ag-Bi系のPbフリーはん だ合金を用いて、電子部品、基板間の熱膨張係数の差、 はんだ付け後の割基板作業、或いはプロービングテスト 時の基板の反り、ハンドリング等によってはんだ接続部 に発生する応力に耐え得る十分な接続強度を有し、且つ 経時的にも安定な界面を得ることができるようにした電 子機器を提供することにある。また、本発明の他の目的 は、毒性の少ないSn-Ag-Bi系のPbフリーはん だ合金を用いて、十分なぬれ性を確保して十分な接続強 度を有し、また耐ウィスカー性等も確保できるようにし たPbフリーはんだ接続構造体および電子機器を提供す ることにある。

[0005]

【課題を解決するための手段】上記目的を達成するため に、本発明は、Sn-Ag-Bi系のPbフリーはんだ をSn-Bi系層を介して電極に接続したことを特徴と するPbフリーはんだ接続構造体である。また、本発明 は、前記Pbフリーはんだ接続構造体におけるSn-B i 系層中のBi量は、1~20重量%であることを特徴 とする。また、本発明は、前記Pbフリーはんだ接続構 造体において、前記Sn-Bi系層と前記電極との間に Cu層を有することを特徴とする。また、本発明は、前 記Pbフリーはんだ接続構造体において、前記電極がC u材で形成されていることを特徴とする。また、本発明 は、前記Pbフリーはんだ接続構造体における電極は、 Fe-Ni系合金またはCu系のリードであることを特 徴とする。また、本発明は、前記Pbフリーはんだ接続 構造体におけるSn-Ag-Bi系のPbフリーはんだ は、Snを主成分として、Biが5~25重量%、Ag が1. 5~3重量%、Cuが0~1重量%を含有するこ とを特徴とする。

【0006】また、本発明は、電子部品に形成された第 1の電極と、回路基板に形成された第2の電極とを電気 的に接続する電子機器であって、前記第1の電極にSn -Bi系層を施し、該Sn-Bi系層を施した第1の電 極と前記第2の電極とをSn-Ag-Bi系のPbフリ ーはんだで接続したことを特徴とする電子機器である。 【0007】また、本発明は、前記電子機器におけるS n-Bi 系層中のBi 量は、1~20重量%であること を特徴とする。また、本発明は、前記電子機器におい て、前記Sn-Bi系層と第1の電極との間にCu層を 有することを特徴とする。また、本発明は、前記電子機 50

器において、前記Sn-Bi系層の第1の電極側がCu 材であることを特徴とする。また、本発明は、前記電子 機器における第1の電極は、Fe-Ni系合金またはC u系のリードであることを特徴とする。

【0008】また、本発明は、前記電子機器におけるS n-Ag-Bi系のPbフリーはんだは、Snを主成分 として、Biが5~25重量%、Agが1.5~3重量 %、Cuが0~1重量%を含有することを特徴とする。 また、本発明は、電極に接続されるPbフリーはんだと して、Snを主成分として、Biが5~25重量%、A gが1.5~3重量%、Cuが0~1重量%を含有する Sn-Ag-Bi系であることを特徴とするPbフリー はんだ接続構造体である。

【0009】以上説明したように、前記構成によれば、 リードフレーム等の電極に対して毒性の少ないSn-A g-Bi系のPbフリーはんだ合金を用いて十分な接続 強度を有し、且つ安定な接続界面を得ることができる。 また、前記構成によれば、毒性の少ないSn-Ag-B i系のPbフリーはんだ合金を用いて、電子部品、基板 間の熱膨張係数の差、はんだ付け後の割基板作業、或い はプロービングテスト時の基板の反り、ハンドリング等 によってはんだ接続部に発生する応力に耐え得る十分な 接続強度を有し、且つ経時的にも安定な界面を得ること ができる。また、前記構成によれば、毒性の少ないSn - A g - B i 系の P b フリーはんだ合金を用いて、例え ば220~240℃での十分なぬれ性を確保して十分な フィレットを形成して十分な接続強度を有し、また耐ウ ィスカー性等も確保することができる。

[0010]

【発明の実施の形態】本発明に係る実施の形態について 説明する。本発明に係る実施の形態は、半導体装置(L SI)などの電子部品に形成されたQFP形リードやT SOP形リード等で形成された第1の電極と回路基板に 形成された第2の電極との間を毒性の少ないPbフリー はんだ材料を用いて接続することによって電子機器を構 成するものである。Pbフリーはんだ接続構造体として は、例えば、上記第1の電極、または上記第2の電極 に、毒性の少ないPbフリーはんだ材料を用いて接続す る構造体がある。上記毒性の少ないPbフリーはんだ材 料としては、Sn-Ag-Bi系はんだを用いる。とこ ろで、毒性の少ないSn-Ag-Bi系のPbフリーは んだ合金を用いて、電子部品、回路基板間の熱膨張係数 の差、はんだ付け後の割基板作業、或いはプロービング テスト時の基板の反り、ハンドリング等によってはんだ 接統部に発生する応力に耐え得る十分な接続強度を有 し、且つ経時的にも安定な界面を得ることが必要とな

【0011】また、毒性の少ないSn-Ag-Bi系の Pbフリーはんだ合金を用いて、回路基板や電子部品の 耐熱性から適切なはんだ付け温度である220~240

℃での十分なぬれ性を確保して十分なフィレット形状を 形成して十分な接続強度を有するようにする必要があ る。もし、ぬれ性が悪いと十分なフィレット形状が形成 されずに十分な接続強度が得られなかったり、強いフラ ックスが必要となって絶縁信頼性に悪影響を及ぼすこと になる。また、めっき等により作成した電極表面からウ イスカーが発生し、成長すると電極間のショートが起き ることからして、耐ウィスカー性等も確保することが必 要となる。

【0012】本発明に係る上記電極構造として、十分な 接続強度を得るために、図1および図2に示すように、 リードからなる電極1の表面にSn-Bi系層2を施す ようにした。そして、次に、本発明に係る電極構造の選 定について説明する。この選定は、上記要求に基づい て、主に接続強度、ぬれ性、ウィスカー性の評価により 行った。始めにSn-Ag-Bi系はんだと各種電極材 料との接続強度を調べた結果を示す。図3に測定方法の 概略を示したが、従来のSn-10Pb層の代替材料と してPbのない系で可能性があると考えられる材料(S n、Sn-Bi、Sn-Zn、Sn-Agめっき)を、 Fe-Ni系合金(42アロイ)で形成された電極であ るリード上に施したモデルリード4を作成した。この他 に、従来のSn-10Рbめっきとの組み合わせについ ても評価を行った。モデルリード4の形状は、幅3m m、長さ38mmであり、はんだ付け部の長さが22m mになるように直角に折り曲げてある。めっき厚みは各 組成ともに約10µmとした。このモデルリード4を8 2. 2重量%Sn-2. 8重量%Ag-15重量%Bi (以下Sn-2、8Ag-15Biと略す)のPbフリ ーはんだ5を用いて、回路基板であるガラスエポキシ基 板6上のCuパッド(Cu電極)7にはんだ付けした。 ガラスエポキシ基板6のCuパッド(Cu電極)7の大 きさは3. 5mm×25mmであり、はんだ5は0. 1 mm×25mm×3.5mmのはんだ箔で供給した。即 ち、ガラスエポキシ基板6上のCuパッド7へ、上記の はんだ箔5を載せ、この上に上記の直角に折り曲げたモ デルリード4を載せた。はんだ付けは大気中で、予熱を 140℃60秒、最高温度220℃の条件で行った。ま た、フラックスは、ロジン系で、塩素を含有したフラッ クスを用いた。はんだ付け後は、有機溶剤で洗浄した。 引っ張り試験は、はんだ付け直後と、経時変化による接 統部強度劣化を考慮して125℃168時間の高温放置 を行ってからと、リードのぬれ性が劣化した場合の界面 強度を調べるためにモデルリードを150℃168時間 放置してからはんだ付けした場合と3種類行った。引っ 張り試験は、基板を固定し、モデルリードの先端をつか んで垂直方向に5mm/分の速度で引っ張った。このと きの、最大強度、及び一定となる引張強度を、それぞれ フィレット部強度、フラット部強度として各組成のモデ ルリードについて評価した。この試験は各条件につき1

0回行い、平均をとった。

【0013】各組成のモデルリードのフィレット部強度 の評価結果を図4に示す。通常のQFP-LSI等のプ ラスチックパッケージ部品ではプリント基板の熱膨張係 数の差を考慮すると、フィレット部強度は5kgf程度 以上必要である。これから、Sn、及び、Biを23重 畳%含有しているSn−23Bi以外のSn−Bi系層 をFe-Ni系合金(42アロイ)上に施したモデルリ ードでは、5kgf以上のフィレット部強度が得られた 10 が、Sn-Zn, Sn-Ag, Sn-Pb層の場合では 十分な接続界面が得られないことがわかった。この他に も42アロイ上に約2μmのNiめっきを施し、これ に、Auめっき、Pdめっき、Pdめっきの上に更にA uめっきを施した3種類のモデルリードを作成し、同様 にはんだ付けし、界面強度を調べたが、図4に示したよ うに十分なフィレット部強度が得られなかった。従っ て、電極であるリード上にSn-Bi系層を施すことが 必要であることがわかった。

【0014】上記の引っ張り試験を行った各組成のモデ 20 ルリードのうち、十分な界面強度が得られたSn-Bi 系めっきを施したリードについて、Sn-2.8Agー 15Biはんだに対するぬれ性をメニスコグラフ法によって検討した。フラックスは、ぬれ性を調べるため、活性の弱いものを用いた。試験片は上記モデルリードを1 cmの長さに切って用いた。ぬれ性の試験条件は、はんだ浴温度が220℃、浸漬速度は1mm/分、浸漬するは2mm、浸漬時間は20秒とし、荷重が0に回復するまでの時間をぬれ時間、浸漬20秒後のリードと、150 30 ℃168時間放置したリードについて2種類行った。また、各条件について10回ずつ測定し、平均をとった。【0015】各組成のぬれ時間、ぬれ荷重をそれぞれ図5、6に示した。図5のぬれ時間の結果から、めっき初期のSn-Bi系めっきリードでは、Bi濃度が高い方がぬれ性が良いが、150℃168時間の高温放置を行った場合では、B・ボ1乗型(主法・BIC22両型)で

あ、6に示した。図5のぬれ時間の結果から、めっさ初期のSn-Bi系めっきリードでは、Bi濃度が高い方がぬれ性が良いが、150℃168時間の高温放置を行った場合では、Biが1重量%未満、及び23重量%でぬれ性が劣化することがわかった。Biが1重量%未満の場合は、図6に示したように、ぬれ荷重は確保されていたが、ぬれ時間が劣化していたことから、ぬれにくくなっているといえる。従って、Sn-Bi系層のなかでも、十分なぬれ性を得るためには、Bi量は1~20重量%であることが望ましいことがわかった。

【0016】更に熱膨張係数の差が大きい材料間の接続、温度差が大きい環境で使用される場合等では、界面に発生する応力が大きくなるため、十分な信頼性を確保するためには界面の接続強度は10kgf程度以上でなければならない。従って、図4を見てみると、Fe-Ni系合金(42アロイ)に直接Sn-Bi系層を施したのでは、10kgf以上のフィレット部強度が得られな50 いことがわかった。これは、界面での化合物層が十分形

成されていないためと考えられる。そこで、界面でのは んだとの反応性を高めるために、Fe-Ni系合金(4) 2アロイ)上に平均7μm程度のCuめっき層、この上 にSn-Bi系めっき層を施し界面強度の測定を行っ た。この時のフィレット部強度の結果をCu層がない場 合も合わせて図7に示したが、Bi量が23重量%の場 合を除けば、10kgf以上の接続強度が得られ、下地 のCu層の効果が確認できた。また、この電極構造を取 ることにより、図7に一緒に示したように、Sn-Pb 共晶はんだを42アロイリード上に直接Sn-10Pb 層を施したリードにはんだ付けした従来の場合に得られ るはんだ付け直後の界面強度、12.1kgfと同程度 以上の界面強度を得ることができた。また、図8に示し たように、Sn-Bi層の下にCu層を施すことにより フラット部強度も向上させることができた。ここで、こ のCu層は42アロイのリードフレームを用いた場合に は、上記のように42アロイ上にCu層を施せばよい が、Cu系リードフレームを用いた場合は、これをこの ままCu層としても良いし、また、剛性を向上させるた めに他の元素をリードフレーム材料中に添加することも あるので、この影響をなくすために、更にCu層を形成 してもよい。また、このCu層を施したモデルリードの ぬれ性については、図5、6に一緒に示したが、Cu層 の影響はほとんど無く、やはりBiが1重量%以下で は、高温放置を行った場合にぬれ性が劣化していたが、 1~20重量%では、十分なぬれ性を得ることができ た。尚、図7、図8の例はSn-2.8Ag-15Bi を用いたが、Bi量が少ない系、例えばSn-2Ag-7. 5Bi-0. 5Cu系でも、下地にCu層を入れる ことにより、界面強度向上の効果がある。

【0017】上記のSn-Bi系層、Cu層は、めっき に限らず、ディップ、蒸着、ローラーコート、金属粉末 による塗布によって形成することができる。このよう に、電極材料により異なる理由を調べるために、接続部 の断面研磨を行って、界面の様子を調べた。また、引っ 張り試験を行った試料の剥離面をSEMで観察した。こ の代表的な組み合わせについての結果を説明する。ま ず、従来使用されているFe-Ni系合金(42アロ イ) に直接Sn-10Pbめっきが施されているリード をSn-Ag-Bi系はんだで接合した場合の観察結果 40 を図9に示したが、この組み合わせでは界面にはPbと Biが化合物を作って集まっていて、剝離は42アロイ とはんだとの界面で起こっていた。また、剝離したリー ドの42アロイ表面には、薄く5nが検出され、はんだ 中のSnがリードの42アロイと化合物を形成していた と考えられる。従って、上記のPbとBiの化合物が界 面に集まることによって、Snと42アロイとの接続面 積が小さくなり、接統強度が非常に弱くなったと考えら れる。

【0018】次に、Sn-10PbめっきをSn-4B 50 き層中のBi濃度は8重量%とした。この館極構造を持

iめっきに変えた場合の観察結果を図10に示したが、 界面に形成される化合物層は薄く、剥離は同様に42ア ロイとはんだとの界面で起こっていた。しかし、Biは 粒状の結晶のままで、Snと42アロイとの接続面積の 低下をSn-10Рbの場合ほど起こさないため、5k gf以上の接続強度を得ることができたと考えられる。 この時の化合物層はオージェ分析から、約70nmのS n-Fe層であった。更にSn-4Bi層の下にCu層 を施した場合の観察結果を図11に示したが、界面に 10 は、厚いCuとSnの化合物層が形成されることがわか った。剥離は、この化合物層とはんだとの界面、または 化合物層中で起こっていた。剥離面は、図10の42ア ロイリードに直接Sn-Bi層を形成したリードの場合 はほとんど平らであったのに比べて、Cu層が存在する 場合にはでこぼこしていた。このため、このような剥離 面の違いが界面強度の向上につながったと考えられる。 尚、以上の検討結果はSn-Ag-Bi系はんだの別の 組成でも同様の結果が得られた。

【0019】上記の各組成のモデルリードについて、ウィスカーの発生を調べたが、Sn-Znめっきを施したモデルリードでは表面にウィスカーの発生が見られた。また、Snめっきについては従来からウィスカー性に問題があると言われている。しかし、Sn-Bi系層についてはウィスカーの発生は見られず、耐ウィスカー性も問題なかった。従って、本発明の電極構造であれば、Sn-Ag-Bi系はんだに対して、接続強度、ぬれ性、耐イスカー性に優れる接続部を得ることができる。

【0020】はんだ材料について、主成分がSnで、Biが5~25重量%、Agが1.5~3重量%、Cuが0~1重量%含有するSn-Ag-Bi系はんだを選んだのは、この範囲内の組成のはんだは、220~240℃ではんだ付けが可能であり、Cuに対して従来実績のあるSn-Ag共晶とほぼ同等のぬれ性を有し、且つ、高温で十分な信頼性を有しているからである。即ち、Sn-Ag-Bi系はんだではBiが約10重量%以上で138℃付近で溶融する部分(3元共晶)を有し高温での信頼性に影響を及ぼすことが心配されるが、この3元共晶析出量を実用上問題のないレベルに抑え、且つ125℃での高温強度も確保している。従って、この組成のはんだを用いて、上記の電極をはんだ付けすることによって、実用的であり、高信頼な電子機器を得ることができる。

[0021]

【実施例1】図1にQFP-LSI用のリードの断面構造を示した。これは、リードの断面構造のある一部分を示したものであるが、Fe-Ni系合金(42アロイ)の電極であるリード1上にSn-Bi系層2が形成されている。このSn-Bi系層2はめっきによって形成し、厚みは10μm程度とした。また、Sn-Biめっき屋中のBi海中は8重量%とした。この質板構造を特

つ上記のQFP-LSIをSn-2.8Ag-15Bi-0.5Cuはんだを用いて回路基板であるガラスエポキシ基板にはんだ付けした。はんだ付けは最高温度を220℃として、窒素リフロー炉を用いて行った。これにより、十分な接続強度を有する接続部を得ることができた。また、同様にSn-2Ag-7.5Bi-0.5Cuはんだを用いてガラスエポキシ基板に240℃で大気中でリフローした。リフローした継手は特に高温での信頼性が高い。

[0022]

【0023】このTSOPをプリント基板にSn-Ag-Bi系はんだを用いてベーパーリフロー炉ではんだ付けし、温度サイクル試験を行った。試験条件は一55℃30分、125℃30分の1時間/1サイクル、及び、0℃30分、90℃30分の1時間/1サイクルの2条件であり、500サイクル、1000サイクル後に断面観察を行ってクラックの発生状況を調べた。これを、42アロイリード上に直接Sn-10Pb層が形成されているリードを有する同じ大きさのTSOPをSn-Pb共晶はんだではんだ付けした場合と比較したが、一55℃/125℃の温度サイクルではクラックの発生が早かったが、0℃/90℃の温度サイクルでは、特に問題とはならず、実用上十分な接続界面が得られた。

[0024]

【実施例3】本発明の電極構成は基板上の電極にも適用 40 することができる。例えば、基板のはんだ付け性を向上させるためにはんだコートが効果的であるが、従来はSnーPbはんだ、特にSnーPb共晶はんだ等のPbを含んだはんだを使用している。このため、コート用はんだのPbフリー化として、本発明のSnーBi層を用いることができる。また、通常、基板の電極はCuで形成されているため、SnーAgーBi系はんだを使用した場合に十分な接続強度を得ることができる。この構成を適用した例を示すが、回路基板であるガラスエポキシ基板上のCuパッド(Cu電極)に約5μm程度のSnー 50

8 B i 層をローラーコートで作成した。このはんだ層を 形成したために基板に対するぬれ性が向上し、且つ、接 統強度も向上させることができた。

[0025]

【発明の効果】本発明によれば、Pbフリー材料として優れるSn-Ag-Bi系はんだに適する電極構造を実現することができる効果を奏する。また、本発明によれば、リードフレーム等の電極に対して毒性の少ないSn-Ag-Bi系のPbフリーはんだ合金を用いて十分な10 接続強度を有し、且つ安定な接続界面を得ることができる効果を奏する。また、本発明によれば、毒性の少ないちn-Ag-Bi系のPbフリーはんだ合金を用いて、電子部品、基板間の熱膨張係数の差、はんだ付け後の割基板作業、或いはプロービングテスト時の基板の反り、ハンドリング等によってはんだ接続部に発生する応力に耐え得る十分な接続強度を有し、且つ経時的にも安定な界面を得ることができるPbフリーはんだ接続構造体を備えた電子機器を実現することができる効果を奏する。

【0026】また、本発明によれば、毒性の少ないSn - Ag-Bi系のPbフリーはんだ合金を用いて、例えば220~240℃での十分なぬれ性を確保して十分なフィレットを形成して十分な接続強度を有し、また耐ウィスカー性等も確保することができる。また、本発明によれば、電子部品をSn-Ag-Bi系はんだではんだ付けすることにより、十分な接続強度を有する界面が得られ、且つ、実用上十分なぬれ性も確保することができる。またウィスカー性についても問題無い。従って、環境にやさしいPbフリーの電気製品を従来と同じ設備、プロセスを使用して専用することができる効果を表す

30 プロセスを使用して実現することができる効果を奏する。

【図面の簡単な説明】

【図1】本発明に係るQFP-LSI用のリードの断面 構造を示す図である。

【図2】本発明に係るTSOP用のリードの断面構造を示す図である。

【図3】接続強度評価試験方法についての概略説明図である。

【図4】本発明に係る各種メタライズリードのフィレット部強度についての評価結果を示す図である。

【図5】本発明に係る各種メタライズリードのぬれ時間 についての評価結果を示す図である。

【図6】本発明に係る各種メタライズリードのぬれ荷重 についての評価結果を示す図である。

【図7】本発明に係るCu層を形成した場合のフィレット部強度についての評価結果を示す図である。

【図8】本発明に係るCu層を形成した場合のフラット 部強度についての評価結果を示す図である。

適用した例を示すが、回路基板であるガラスエポキシ基 【図 9 】従来のFe-Ni合金(427 proof 27 proof 27 proof 28 板上のCu proof 29 pro

す図で、(a)は断面を示す図、(b)は剥離部を、リ ード側とはんだ側とについて示す図である。

【図10】本発明に係るFe-Ni合金(42アロイ) にSn-4Biめっきを施したリードとの界面の観察結 果を示す図で、(a)は断面を示す図、(b)は剥離部 を、リード側とはんだ側とについて示す図である。

【図11】本発明に係るFe-Ni合金(42アロイ) にCu層、その上にSn-4Biめっきを施したリード

との界面の観察結果を示す図で、(a)は断面を示す 図、(b) は剥離部を、リード側とはんだ側とについて 示す図である。

【符号の説明】


1…Fe−Ni合金のリード(電極)、2…Sn−Bi 系層、3…Cu層、4…モデルリード、5…はんだ、6 …ガラスエポキシ基板、 7 … C u パッド (C u 電極)

【図1】

図 1


1 リード (電極) 2 \$ n - B í 系層

【図2】




【図3】

図3




【図4】




【図5】





【図6】


36



【図7】


. 🗵 7






【図8】

図8




【図9】

図9




(b)剥離部




BEST AVAILABLE COPY

【図10】

図10




(b)剥離部 -




BEST AVAILABLE COPY

【図11】

図 1 1



(b)剥離部



フロントページの続き

(72) 発明者 奥平 弘明

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

(72)発明者 石田 寿治

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

(72) 発明者 中塚 哲也

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内

(72) 発明者 稲葉 吉治

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 西村 朝雄

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部內

Fターム(参考) 4K024 AA09 AA21 AB01 AB02 BB11 BB12 GA14

> 4KO44 AAO2 AAO6 ABO2 BAO6 BA10 BB01 BB03 BC08 CA11 CA13 CA14 CA15 CA18 CA53

5E319 BB01 CC22 GG03